本指导性技术文件规定了系统级封装(cs})产品中芯片叠层工艺设计的一般要求以及结构、材料和工艺设计的详细要求。
本指导性技术文件适用于s}产品中使用粘接工艺进行芯片堆叠的芯片叠层工艺设计，不适用于通过穿硅通孔以及凸点焊接等其他互连方式实现的芯片堆叠结构。
标准编号：SJ/Z 21357-2018
标准名称：SiP产品芯片叠层工艺设计指南
英文名称：Design guidelines for chip stacking process of SiP products
发布部门：中华人民共和国工业和信息化部
发布日期：2018-01-18
实施日期：2018-05-01
起草单位：中国电子科技集团公司第二十九研究所、中国电子科技集团公司第十研究所
文件大小：2.72MB
文件格式：PDF
文件页数：11页
标准全文下载：
封面截图如下：
 |
声明：
1、内容来自用户上传，仅供会员交流学习，禁止用于商业用途,下载后请在24小时之内删除；
2、如涉及侵权问题，请立即告知本站(std_123@foxmail.com)，本站将及时删除并致以最深的歉意；
