本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。
标准编号：GB/T 44775-2024
标准名称：集成电路三维封装 芯片叠层工艺过程和评价要求
英文名称：Integrated circuit 3D packaging— Requirement for die stack process and evaluation
发布部门：国家市场监督管理总局 国家标准化管理委员会
发布日期：2024-10-26
实施日期：2025-05-01
起草单位：中国电子科技集团公司第五十八研究所、神州龙芯智能科技有限公司
起草人员：袁世伟、高娜燕、肖汉武、帅喆、黄海林、肖隆腾、何慧颖
文件大小：2.79MB
文件格式：PDF
文件页数：23页
标准全文下载：
封面截图如下：
 |
声明：
1、内容来自用户上传，仅供会员交流学习，禁止用于商业用途,下载后请在24小时之内删除；
2、如涉及侵权问题，请立即告知本站(std_123@foxmail.com)，本站将及时删除并致以最深的歉意；
