标准之家

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
热搜: 活动 交友 discuz

GB/T 44775-2024 集成电路三维封装 芯片叠层工艺过程和评价要求

[复制链接]
发表于 2025-2-10 12:59:44 | 显示全部楼层 |阅读模式
本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。

标准编号:GB/T 44775-2024
标准名称:集成电路三维封装 芯片叠层工艺过程和评价要求
英文名称:Integrated circuit 3D packaging— Requirement for die stack process and evaluation
发布部门:国家市场监督管理总局 国家标准化管理委员会
发布日期:2024-10-26
实施日期:2025-05-01
标准状态:现行/即将实施
起草单位:中国电子科技集团公司第五十八研究所、神州龙芯智能科技有限公司
起草人员:袁世伟、高娜燕、肖汉武、帅喆、黄海林、肖隆腾、何慧颖
文件大小:2.79MB
文件格式:PDF
文件页数:23页

标准全文下载:
GBT 44775-2024.pdf (2.79 MB)

封面截图如下:
免责声明 1、本站所有资源均来自会员分享或网络收集整理,仅供会员交流学习,禁止用于商业用途,下载后请在24小时之内删除;
2、如本帖侵犯到任何版权问题,请立即告知本站(std_123@foxmail.com),本站将及时删除并致以最深的歉意;
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|标准之家

GMT+8, 2025-5-6 17:01 , Processed in 0.057850 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表